Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

L4: Entry 9 of 15

File: JPAB

Nov 11, 1985

DOCUMENT-IDENTIFIER: JP 60226128 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

Abstract Text (2):

CONSTITUTION: After forming a predetermined Locos oxide film, a gate oxide film, polysilicon gate, source drain diffusion layer on a silicon substrate 1, a PSG film 2 of inter-layer insulation film is formed, a contact window is opened and then a lower Al wiring 3 is formed. Next, after depositing a silicon nitride film 4 by plasma vacuum deposition method, the annealing process is carried out within the mixed gas of N2, H2. After, the surface is coated with the photo resist 5 by the rotary coating method, solvent within the photo resist 5 is removed by heat processing. The photo resist 4 is perfectly removed by the etching under the etching condition that the etcthing rate of photo resist 5 and silicon nitride film 4 becomes equal and uneven surface generated by the lower Al wiring is flattened. In this case, the silicon nitride 4 is also partly etched. As the etching gas, CF4/O2 mixed gas is used.

Previous Doc Next Doc Go to Doc#

69日本国特許庁(JP)

10 特許出願公開

昭60-226128 ®公開特許公報(A)

@Int_Cl.4

倒出

證別記号

广内整理器号

❷公開 昭和60年(1985)11月11日

H 01 L 21/302

L-8223-5F

家杏請求 未請求 発明の数 1 (全3頁)

❷発明の名称 半導体装置の製造方法

> 创特 館 昭59-84362

顧 昭59(1984)4月25日 色田

真 弓 多発 蚏

門食市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社 門真市大字門真1006番地

弁理士 中尾 外1名 四代 理 人

1、発明の名称

半導体装置の製造方法

- 2、停許請求の範囲
 - り) 四略素子もしくは電極、配象膜を設けた半導 体差板上に絶縁膜を被潜する工程と、との絶縁 膜にアニール処理を施す工程と、との絶縁膜上 化有機樹脂を回転塗布する工程と、との塗布し た有機樹脂と前記絶象膜のエッチング速度がほ 控同一となるエッチング条件下で前配有機樹脂 および前記絶縁膜の一部をエッチングする工程 を有することを特徴とする半導体装置の製造方 选。
 - 〇 絶縁膜のアニール処理が絶縁裏被着温度以上 半導体素子の劣化温度以下の熱処理であること を特徴とする特許請求の範囲第1項記載の半導 体装置の製造方法。
 - 印 絶縁膜のアニール処理がイオン・電子をどの 荷電ビーム原射によるアニールであることを停 徹とする特許請求の範囲第1項記載の半導体装

量の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体装置の製造方法、とりわけ同数 世における被膜表面の平坦化方法に関するもので

従来例の構成とその問題点

従来、平坦化技術の例としてはリンケイ酸ガラ ス(以下、P8Gという)膜を加熱溶融させて表 面の平坦化を図かるリフローの技術があるが、加 熱型度が高いために、との処理工程でソース・ド レイン拡散層中の不純物が再分布して拡散層深さ が無くなるため、素子のチャンネル長が2 #8 以 下の超LSI素子では短チャネル効果が問題とな ってくる。また、半導体素子の高集積化・高速化 にかいて要求される多層配線技術に関しても、配 差化 4.4 を用いた場合、上降⇒よび下層 4.4 配兼 間の層間絶縁裏を成すPSGの表面平坦化には高 祖を必要とするリファー技術は適用できない。比 敵的低温で楽子を平坦化する技術はいろいろある が、そのなかの一例を第1図1~4の工程能れ図 を用いて説明する。

なお、第1 図は A & 多層配線技術において最 る 平坦化の要求される工程、すなわち、上層 A & 配 線を形成するにあたり要求される下層 A & 配線を 被優した絶縁膜(層間絶縁膜)の平坦化工程を示 しており、情明化のため、あえてトランジスター 領域の断面は示していない。

図に示すように、まず、シリコン芸板1上に回路案子(図には示されていない)およびP80から成る層間絶線版2を設けた後、例えば膜厚0.8 AP の下層 A を配載3を形成する〔第1図4〕。 との後、例えば、膜厚1.0 AP のプラズマ蒸着法による強化ケイ素膜4を被着する〔第1図 b〕。 さらに、この強化ケイ素膜4上にホトレジスト5を回転塗布する〔第1図 c〕。

次に、約200℃の熱処理を施してホトレジスト6中の溶解を除去した後、エッチンダガスとしてCF4/0zを用い強化ケイ素膜4をよびホトレジスト6のエッチング速度が低程同一となるよう

を条件下でホトレジスト8を完全にエッチング除 去する。をおとの時、下層 🛦 🕯 配齢 3 上に被着し た登化ケイ素農4の一部も同時にエッチングし、 下層▲8 配離3上に若干の変化ケイ素度を表した. 時点でエッチングを終了する(第1回ほ)。 これで平坦化工程は終了し、その後、下層AA配 嶽と上暦 44 配線間の層間絶象膜、スルーホール、 上層 ▲ 8 配線を形成して ▲ 8 2層配線構造 が完成 されるわけであるが、との場合、ホトレジスト5 ♪よび強化ケイ素膜4を同時にエッチングする工 程において、下層 A B 配譲3 の角壁に沿って塗化 ケイ常膜4が遮くエッチングされてしまい、第1 図6に示すような神のが生じる。とのような神が 生じると、後の上層配線形成時に、上層配線の断 線が生じやすく問題である。との牌の発生の原因 は、プラズマ蒸着法によって空化ケイ栄験を被着 した時、下層 AS 配線とシリコン基板面とのコー ナーにおいて選化ケイ素膜中のストレスが大きく をり、エッチングの際に、この部分が急速にエッ

の課さは、エッチング圧力が500 mtorrの時
O.8 μm , エッチング圧力が100 mtorrの時
O.2 μm である。尚、前者は等方性エッチングで
あり、後者は異方性エッチングである。このよう
K、携の課さは等方性エッチング時において特に
大きくなる。

発明の目的

本発明はとのような問題を解決するもので、下 最48 配額に沿って沸が生じない、すなわち、な めらかな平坦化が可能な半導体装置の製造方法を 提供せんとするものである。

発明の構成

本発明は下層 4.6 配線上に被着した空化ケイ素 膜をアニール処理する工程を加え、これにより、 同僚化ケイ素膜のストレスを軽減するととによっ て平塩化エッチングにかけるエッチング速度の均。 一性を高め帯の発生を防止するものである。

実施何の説明

一例として、A82層配線技術において、本発 明にかかる絶縁膜の平坦化方法を採用したM08 型半導体装置の製造方法の一実施例を第2図&~ 【の工程売れ図を用いて説明する。尚、簡明化の ため、図には▲』 2層配線部分のみを示し、あえ てトランジスター個域の断面は示していない。

チングされてしまりためである。尚、発生する辨

関に示すように、まず、シリコン基板1上に所 定の Looos酸化膜、ゲート酸化膜、ポリシリコン ゲート、ソース・ドレイン拡散層形成処理を行っ たのち、とれらをかかり層間絶縁度のPSG膜2 を形成し、コンタクト窓を開孔した袋、腹厚 O.8 #■ の下暦▲&配線3を形成する〔第2図a〕。 次化、膜厚1.0 μ= のプラズマ蒸浴法による塩化 ケイ素膜4を330℃の処理包度で被着した後、 Hz・Hz 混合ガス中で450℃のアニール処理を 施す〔第2図b〕。続いて、との上に、ホトレジ スト5を回転並布した後、例えば200℃の熱処 選を施してホトレジスト5中の溶媒を反反完全に 絵去する〔第2図0〕。次に、ホトレジスト5か よび硫化ケイ楽製4のエッチング速度が同一とな るエッテング条件下でホトレジスト4を完全にエ ッチンダ除去し、下層 4.8 配差により生じた凹凸

特間明60-226128(3)

を平坦化する。尚、との時、窒化ケイ索膜 4 の一部も同時にエッテングされる。

エッチングガスとしては OF 4 / Oz 混合ガスを用い、ホトレジスト 5 かよび窓化ケイ素膜 4 のエッチング速度比が 1 となるように Oz 漫蔵を決定する (第2 図 4)。 これで平坦化工程は終了し、後、下層 A 8 配線と上層 A 8 配線を形成して A 8 2 層配 維織が完成する。

発明の効果

本発明によれば、空化ケイ素製被着後にアニール処理を施すため、下層 A B 配額と基板面のコーナーにかける空化ケイ素製のストレスが軽減されるため、平坦化のエッテングの際、ほぼ均一に空化ケイ素膜はエッテングされ、脾の発生はかなり抑制できる。本実施例の場合、エッテング圧力 B O O B torr の等方性エッテング条件の場合、滞の発生は O.1 μa , エッテング圧力 1 O O B torr の具方性エッテング条件の場合、滞の発生は生じなかった。

尚、本実験では下層 & 4 配象上に選化ケイ素 膜を被着したが、酸化ケイ素膜あるいは P 8 G 膜を用いた場合も、同様の効果が期待できることは明らかである。


また、下層A&配線上に被差した絶縁膜をアニールする手段として熱処理以外に、イオン・電子等の荷電ビーム照射によるアニールも有効である。
4、図面の簡単な説明


第1 図 a ~ d は従来技術を説明するための製造工程を示す流れ図、第2 図 a ~ d は本発明の一実施例を説明するための製造工程を示す流水図であ


1 …… シリコン基板、2 …… P S G 、3 ……下 居 A 8 配額、4 …… (ブラズマ) 豊化ケイ素膜、 5 ……ホトレジスト、6 ……講。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名

第 1 財









年 2 四

